# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02 - 245738

(43) Date of publication of application: 01.10.1990

(51)Int.CI.

G02F 1/136

(21)Application number: 01-066154

(71)Applicant: HITACHI LTD

(22)Date of filing: 20.03.1989 (72)Inventor: TANIGUCHI HIDEAKI

**ORITSUKI RYOJI** 


SASANO AKIRA


# (54) LIQUID CRYSTAL DISPLAY DEVICE

# (57) Abstract:

PURPOSE: To prevent a line defect and a point defect from occurring by making at least the width of the (i) type semiconductor layer of a source electrode part and a drain electrode part larger than that of a scanning signal line.

CONSTITUTION: The (i) type semiconductor layer AS 1 and an insulating film GI are provided all over the surface of a liquid crystal display part and an electrode PL 11 which constitutes a retension volume element Cadd with a transparent picture element electrode ITO 1 is provided to protrude from an adjacent scanning signal line GL. Since the (i) type semiconductor layer AS 1 and the insulating film GI are provided all over the surface of the liquid crystal display part, surface leakage current is not caused from the edges of the scanning signal line GL and the gate electrode GT. The scanning signal line GL, the gate electrode GT, a source electrode SD 1 and the drain electrode SD 2 do not short-circuit, so that the line defect and the point defect are prevented from occurring. Thus, a liquid crystal display device where the line defect and the point defect are prevented from occurring is obtained.





# **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

Ž.		e e e e e e e e e e e e e e e e e e e	
þ.			
1			A.
			, , ,
			ing English
			1
			Ý
		ri .	
1876	We will be a second of the sec	5 m	
· Sv		1 1 2 4	
		* *	
		on Vitation Vitation	
<b>.</b>		Texas protection	
A.			
· .			
5		er en	
i.			
4.5		A Francisco (Francisco)	i
			•
1-			
		· · · · · · · · · · · · · · · · · · ·	
			]
		: 	

®日本国特許庁(JP)

① 特許出願公開

# @ 公 開 特 許 公 報 (A) 平2-245738

®Int. Cl.⁵

識別配号

庁内整理番号

❸公開 平成2年(1990)10月1日

G 02 F 1/136

500

7370-2H

審査請求 未請求 請求項の数 2 (全17頁)

の発明の名称 液晶表示装置

②特 願 平1-66154

②出 願 平1(1989)3月20日

⑫発 明 者 谷 □ 秀 明 千葉県茂原市早野3300番地 株式会社日立製作所茂原工場

内

⑫発 明 者 折 付 良 二 千葉県茂原市早野3300番地 株式会社日立製作所茂原工場

内

@発 明 者 笹 野 晃 千葉県茂原市早野3300番地 株式会社日立製作所茂原工場

内

勿出 顋 人 株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

四代 理 人 弁理士 小川 勝男 外1名

明 相 曹

1. 発明の名称

被晶表示装置

- 2.特許請求の範囲

  - 2. 薄膜トランジスタと画素電極とを画素の一構成要素とし、上記画素電極、映像信号線、ソース電極、ドレイン電極を同一の透明導電膜で形成し、上記ソース電極、上記ドレイン電極上に

N・型半導体層を設け、その上に走査信号線を 形成し、上記走査信号線の下方に i 型半導体層 およびゲート給糠膜となる絶糠膜を設けたアク・ ティブ・マトリクス方式の被晶表示装置におい て、上記画楽電極とで保持容量楽子を構成すべ き電極を設けたことを特徴とする被晶表示装置。

3.発明の詳細な説明

【産業上の利用分野】

この発明は、液晶表示装置、特に、薄膜トラン ジスタ等を使用したアクティブ・マトリクス方式 の液晶表示装置に関する。

【従来の技術】

アクティブ・マトリクス方式の被晶表示装置は、マトリクス状に配列された複数の画素電極の各々に対応して非線形案子(スイッチング素子)を設けたものである。各画素における被晶は理論的には常時駆動(デューティ比 1.0)されているので、時分割駆動方式を採用している、いわゆる単純マトリクス方式と比べてアクティブ方式はココントラストが良く特にカラーでは欠かせない技術とな

りつつある。スイッチング素子として代表的なものとしては稼襲トランジスタ(TFT)がある。

第11図は従来のアクティブ・マトリクス方式の液晶表示装置(ジャパン ディスプレイ '86 (JAPAN DISPLAY '86) 332、333頁)の液晶表示部の一部を示す平面図、第12図は第11図のA-A切断線における断面図、第13図は第11図のB-B切断線における断面図である。図において、SUB1は下部透明ガラス基板、d11はLTO膜(透明導電膜)、d01は、N↑型の非よは「型シリコンからなるN↑型半導体層、AS1はは型シリコンからなる「型半導体層、AS1ははプート総線として使用される絶縁膜、811はオートをはないの非には、301はは、301はガートを観極、DLは映像信号線、SD1はソース電極、SD2はドレイン電極、ITO1は透明画楽電極である。

この被晶表示装置を製造するには、ITO膜 d 11、N\*型半導体層 d O 1を設け、ITO膜 d 11、N\*型半導体層 d O 1を選択的にエッチン

表示装置、黒しみ、黒むら不良が発生することが ない被晶表示装置を提供することを目的とする。 【課題を解決するための手段】

また、上記目的を達成するため、この発明においては、辞膜トランジスタと画素電極とを画素の一構成要素とし、上記画素電極、映像信号線、ソース電極、ドレイン電極を同一の透明導電膜で形成し、上記ソース電極、上記ドレイン電極上にN\*型半導体層を設け、その上に走査信号線を形

グすることにより、映像信号線DL、ソース電極 SD1、ドレイン電極 SD2、透明画素電極 IT O1を形成したのち、 i型半導体層 AS1、絶線 膜 GI、 導電膜 g11を設け、 i型半導体層 AS1、絶線 度 GI、 導電膜 g11を選択的にエッチングすることにより、 走査信号線 GL、 ゲート電 極 GTを形成すればよいから、非常に容易に製造することができる。

### 【発明が解決しようとする問題点】

しかし、このような被品表示装置においては、 走査信号線GL、ゲート電極GTのエッジからの 表面リーク電流によって、走査信号線GL、ゲー ト電極GTとソース電極SD1、ドレイン電極S D2とが短絡し、線欠陥、点欠陥になる。また、 ゲート電極GTとソース電極SD1、ドレイン電 極SD2とで重ね合せ容量が形成されるから、液 品に直流成分が加わり、黒しみ、黒むら不良が発 生することがある。

この発明は上述の課題を解決するためになされ たもので、線欠陥、点欠陥になることがない被品

成し、上記走査信号線の下方にi型半導体層およびゲート絶縁膜となる絶縁膜を設けたアクティブ・マトリクス方式の被晶表示装置において、上記画素電極とで保持容量素子を構成すべき電極を設ける。

# 【作用】

この被品表示装置においては、少なくともソース電福部、ドレイン電極部の i 型半導体層の幅を走査信号線の幅よりも大きくししているから、走査信号線、ゲート電極のエッジからの表面リーク電流が生ずることはなく、走査信号線、ゲート電極とソース電極、ドレイン電極とが短絡することはない。

また、上記の被品表示装置においては、画素電極とで保持容量素子を構成すべき電極を設けているから、ゲート電極とソース電極とで重ね合せ容量が形成されたとしても、液晶に直流成分が加わることがない。

# 【実施例】

以下、この発明を適用すべきアクティブ・マト

リクス方式のカラー被晶表示装置を説明する。

なお、被晶表示装置を説明するための全図において、同一機能を有するものは同一符号を付け、 その繰り返しの説明は省略する。

第2A図はこの発明が適用されるアクティブ・マトリクス方式カラー被晶表示装置の一画素とその周辺を示す平面図であり、第2B図は第2A図のⅡB-ⅡB切断線における断面と表示パネルのシール部付近の断面を示す図であり、第2C図は第2A図のⅡC-ⅡC切断線における断面図である。また、第3図(要部平面図)には、第2A図に示す画素を複数配置したときの平面図を示す。

### く画来配置>

第2A図に示すように、各画素は、隣接する2本の走査信号線(ゲート信号線又は水平信号線)GLと、隣接する2本の映像信号線(ドレイン信号線又は垂直信号線)DLとの交差領域内(4本の信号線で囲まれた領域内)に配置されている。各画素は薄膜トランジスタTFT、画素電極ITO1および付加容量Cadd を含む。走査信号線G

おり、液晶封入口(図示していない)を除く透明 ガラス基板SUB1およびSUB2の緑岡囲全体 に沿って形成されている。シール材SLは、たと えば、エポキシ樹脂で形成されている。

前記上部透明ガラス基板SUB2側の共通透明 画素電極ITO2は、少なくとも一個所において、 銀ペースト材SILによって、下部透明ガラス基 板SUB1側に形成された外部引出配線に接続さ れている。この外部引出配線は、前述したゲート 電極GT、ソース電極SD1、ドレイン電極SD 2のそれぞれと同一製造工程で形成される。

配向膜ORIIおよびORI2、透明 画素電極ITO、共通透明 画素電極ITO、保護膜PSV1およびPSV2、絶縁膜GIのそれぞれの層は、シール材SLの内側に形成される。偏光板POLは、下部透明ガラス基板SUB1、上部透明ガラス基板SUB2のそれぞれの外側の表面に形成されている。

被晶LCは、液晶分子の向きを設定する下部配向膜ORI2の間に対

Lは、列方向に延在し、行方向に複数本配置されている。映像信号線DLは、行方向に延在し、列方向に複数本配置されている。

# 《パネル断面全体構造》

第2B図に示すように、被晶層 L C を基準に下部透明ガラス基板 S U B 1 側には薄膜トランジスタTFTおよび透明画素電極 I T O 1 が形成され、上部透明ガラス基板 S U B 2 側には、カラーフィルタFIL、遮光用ブラックマトリクスパターンB M が形成されている。下部透明ガラス基板 S U B 1 側は、たとえば、1.1 [mm]程度の厚さで構成されている。

第2 B 図の中央部は一個素部分の断面を示しているが、左側は透明ガラス基板 S U B 1 および S U B 2 の左側縁部分で外部引出配線の存在する部分の断面を示している。右側は、透明ガラス基板 S U B 1 および S U B 2 の右側縁部分で外部引出配線の存在しない部分の断面を示している。

第2B図の左側、右側のそれぞれに示すシール 材SLは、液晶LCを封止するように構成されて

入され、シール部SLよってシールされている。

下部配向膜ORI1は、下部透明ガラス基板SUB1側の保護膜PSV1の上部に形成される。

上部透明ガラス基板SUB2の内側(液晶側)の表面には、建光膜BM、カラーフィルタFIL、保護膜PSV2、共通透明画素電極(COM)ITO2および上部配向膜ORI2が順次積層して設けられている。

この被晶表示装置は、下部透明ガラス基板SUB1側、上部透明ガラス基板SUB2側のそれぞれの層を別々に形成し、その後、上下透明ガラス基板SUB1およびSUB2を重ね合せ、両者間に被晶LCを封入することによって組み立てられる。

# **《**薄膜トランジスタTFT≫

膵膜トランジスタTFTは、ゲート電極GTに 正のパイアスを印加すると、ソースードレイン間 のチャネル抵抗が小さくなり、パイアスを零にす ると、チャネル抵抗は大きくなるように動作する。

各画素の薄膜トランジスタTFTは、画素内に

おいて3つ(複数)に分割され、薄膜トランジスタ (分割薄膜トランジスタ)TFT1、TFT2およ びTFT3で構成されている。薄膜トランジスタ TFT1~TFT3のそれぞれは、実質的に同一 サイズ(チャンネル長と幅が同じ)で構成されて いる。この分割された稼臜トランジスタTFT1 ~TFT3のそれぞれは、主に、ゲート質様GT、 ゲート絶縁膜GI、i型(真性、intrinsic、導 電型決定不載物がドープされていない)非晶質シ リコン (Si) からなる i 型半導体層AS、一対 のソース電極SD1およびドレイン電極SD2で 構成されている。なお、ソース・ドレインは本来 その間のパイアス極性によって決まり、本表示装 置の回路ではその極性は動作中反転するので、ソ ース・ドレインは動作中入れ替わると理解された い。しかし以下の説明でも、便宜上一方をソース、 他方をドレインと固定して表現する。

### 《ゲート電板GT》

ゲート電極GTは、第4図(第2A図の層g1、 g2およびASのみを描いた平面図)に詳細に示 すように、走査信号線GLから垂直方向(第2A 図および第4図において上方向)に突出する形状 で構成されている(T字形状に分岐されている)。 が一ト電極GTは、薄膜トランジスタTFT1~ TFT3のそれぞれの形成領域まで突出するよう に構成されている。薄膜トランジスタTFT1~ TFT3のそれぞれのが一ト電極GTは、一体に (共通ゲート電極として)構成されており、走査個 号線GLに連続して形成されている。ゲート電極 GTは、薄膜トランジスタTFTの形成領域において大きい段差を作らないように、単層の第1導 電膜 g 1 で構成する。第1導電膜 g 1 は、たとえ ばスパッタで形成されたクロム (Cr) 膜を用い、 1000[人]程度の順匹で形成する。

このゲート電極GTは、第2A図、第2B図および第4図に示されているように、半導体層ASを完全に覆うよう(下方からみて)それより大き目に形成される。したがって、基板SUB1の下方に蛍光灯等のパックライトBLを取付けた場合、この不透明のCrゲート電板GTが影となって、

半導体層ASにはバックライト光が当たらず、光 照射による導電現象すなわちTFTのオフ特性名 化は起きにくくなる。なお、ゲート電極GTの本 来の大きさは、ソース・ドレイン電極SD1とを リース・ドレイン電極の位置合わせ余裕分もの でして、 があるこれでであるこれでであるこのである。 でして、 を持ち、チャンネル帽型を決めるその のででは、ソース・ドレイン電極の を持ち、チャンネル帽型を決めるその を持ち、チャンネル帽型を決めるその を持ち、チャンネルを間の を持ち、チャンネルを を決めるその を対して、 をがして、 をがし、 をがして、 をがし、 をがし、 をがし、 をがして、 をがし、 をがして、 をがし、 をがし、 をがし

この実施例におけるゲート電傷の大きさは勿論、 上述した本来の大きさよりも大きくされる。

ゲート電極GTのゲートおよび遮光の機能面からだけで考えれば、ゲート電極GTおよび走査信号線線GLは単一の層で一体に形成しても良く、この場合不適明導電材料としてSiを含有させたAl、純Al、Pdを含有させたAl等を選ぶことができる。

《走查信号線GL》

前記走査信号線GLは、第1導電膜 g 1 および その上部に設けられた第2 薄電膜 g 2 からなる 複 合 膜で構成されている。この走査信号線 G L の第 1 導電膜 g 1 は、前記ゲート電極 G T の第 1 導電 膜 g 1 と同一製造工程で形成され、かつ一体に構成されている。第2 導電膜 g 2 は、たとえば、スパッタで形成されたアルミニウム膜 を用い、1000~5500[人]程度の膜厚で形成 値を低減し、信号 伝達速度の高速化(画素の情報の書込特性向上)を 図ることができるように構成されている。

また、走査信号線 G L は、第 1 導電膜 g 1 の幅 寸法に比べて第 2 導電膜 g 2 の幅寸法を小さく構成している。すなわち、走査信号線 G L は、その 便壁の段差形状がゆるやかになっている。

# 《ゲート絶縁膜GⅠ》

絶縁膜GIは、薄膜トランジスタTFT1~TFT3のそれぞれのゲート絶縁膜として使用される。絶縁膜GFは、ゲート電櫃GTおよび走査信号線GLの上層に形成されている。絶縁膜GIは、

たとえば、プラズマCVDで形成された窒化珪素 膜を用い、3000[Å]程度の膜厚で形成する。

### 〈半導体層AS〉

i型半導体層ASは、第4図に示すように、複数に分割された稼襲トランジスタTFT1~TFT3のそれぞれのチャネル形成領域として使用される。i型半導体層ASは、アモーファスシリコン膜又は多結晶シリコン膜で形成し、約1800[A]程度の膜厚で形成する。

この i 型半導体層 A S は、供給ガスの成分を変えてS i i N · ゲート絶糠膜 G I の形成に連続して、同じプラズマ C V D 装置で、しかもその装置から外部に舞出することなく形成される。また、オーミックコンタクト用の P をドープした N \* 層 d O (第2 B 図) も同様に連続して約 400 [ Å ] の厚さに形成される。しかる後下側基板 S U B 1 は C V D 装置から外に取り出され、写真処理技術により、N \* 層 d O およびi 層 A S は第2 A 図、第2 B 図および第4 図に示すように独立した島にパターニングされる。

第1導電膜d 1 は、スパッタで形成したクロム膜を用い、 500~1000[A]の膜厚(この実施例では、 600[A]程度の膜厚)で形成する。クロム膜は、膜厚を厚く形成するとストレスが大きくななので、 2000[A]程度の膜厚を越えない範囲で形成する。クロム膜は、N+型半導体層d 0 との接触が良好である。クロム膜は、後述する第2 導電膜d 2 のアルミニウムがN+型半導体層d 0 に拡散することを防止する、所謂パリア層を構成する。第1 導電膜d 1 としては、クロム膜の他に、高融点金属(Mo、Ti、Ta、W)膜、高融点点 いりサイド(MoSia、TiSia、TaSia、WSia)膜で形成してもよい。

第1 導電膜 d 1 を写真処理でパターニングした 後、同じ写真処理用マスクで政は第1 導電膜 d 1 をマスクとして N \* 層 d 0 が除去される。つまり、 i 層 A S 上に残っていた N \* 層 d 0 は第1 導電膜 d 1 以外の部分がセルフアラインで除去される。 このとき、 N \* 層 d 0 はその厚さ分は全て除去されるようエッチされるので i 層 A S も若干その表 i型半導体層 A S は、第 2 A 図および第 4 図に詳細に示すように、走査信号線 G L と映像信号線 D L との交差部 (クロスオーバ部)の両者間にも設けられている。この交差部 i 型半導体層 A S は、交差部における走査信号線 G L と映像信号線 D L との短絡を低減するように構成されている。
《ソース・ドレイン電価 S D 1 、 S D 2 》

複数に分割された稼譲トランジスタTFT1~ TFT3のそれぞれのソース電極SD1とドレイン電極SD2とは、第2A図、第2B図および第 5図(第2A図の層d1~d3のみを描いた平面 図)で詳細に示すように、半導体層AS上にそれ ぞれ離隔して設けられている。

ソース電極S D 1、ドレイン電極S D 2 のそれぞれは、N \* 型半導体層 d 0 に接触する下層側から、第 1 導電膜 d 1、第 2 導電膜 d 2、第 3 導電膜 d 3を順次重ね合わせて構成されている。ソース電極S D 1 の第 1 導電膜 d 1、第 2 導電膜 d 2 および第 3 導電膜 d 3 は、ドレイン電極 S D 2 のそれぞれと同一製造工程で形成される。

面部分でエッチされるが、その程度はエッチ時間 で制御すれば良い。

しかる後第2導電膜d2が、アルミニウムのスパッタリングで3000~5500 [Å]の膜厚(この実施例では、3500 [Å]程度の膜厚)に形成される。アルミニウム膜は、クロム膜に比べてストレスが小さく、厚い膜厚に形成することが可能で、ソース電価SD1、ドレイン電価SD2および映像倡号線DLの抵抗値を低減するように構成されている。第2導電膜d2としては、アルミニウム膜の他に、シリコン(Si)や鋼(Cu)を添加物として含有させたアルミニウム膜で形成してもよい。

第2 導電膜 d 2 の写真処理技術によるパターニング後第3 導電膜 d 3 が形成される。この第3 導電膜 d 3 はスパッタリングで形成された透明導電膜 (Induin-Tin-Oxide I T O:ネサ膜) から成り、1000~2000[A]の膜厚 (この実施例では、1200[A]程度の膜厚)で形成される。この第3 導電膜 d 3 は、ソース電極 S D 1、ドレイン電極 S D 2 および映像信号線 D L を構成すると共に、透明画

**素電極ITO1を構成するようになっている。** 

ソース電極S D 1 の第 1 薄電膜 d 1 、ドレイン電極S D 2 の第 1 導電膜 d 1 のそれぞれは、上層の第 2 導電膜 d 2 および第 3 導電膜 d 3 に比べて内側に(チャンネル領域内に)大きく入り込んでいる。つまり、これらの部分における第 1 導電膜 d 1 は、層 d 2 、 d 3 とは無関係に薄膜トランジスタ T F T のゲート長しを規定できるように構成されている。

ソース電優SD1は、前記のように、透明画素 電極ITO1に接続されている。ソース電極SD 1は、 i型半導体層ASの段差形状(第1導機 81の膜厚、 N \* 層 d O の膜厚および i 型半導体 層ASの膜厚とを加算した膜厚に相当する段を に沿って構成されている。具体的には、ソース電 個SD1は、 i 型半導体層ASの段差形状に増っ で形成された第1導電膜 d 1 と、この第1導電 は1の上部にそれに比べて透明画素電極ITO1 と接続される例を小さいサイズで形成した第2導 電膜 d 2 と、この第2導電膜から露出する第1導

前記透明画素電極ITO1は、各画素毎に設けられており、液晶表示部の画素電極の一方を構成する。透明画素電極ITO1は、画素の複数に分割された薄膜トランジスタTFT1~TFT3のそれぞれに対応して3つの透明画素電極(分割透明画素電極)E1、E2、E3に分割されている。透明画素電極E1~E3は各々薄膜トランジスタTFTのソース電極SD1に接続されている。

透明面素電極E1~E3のそれぞれは、実質的に同面積となるようにパターニングされていてこのなった。1面素の薄膜トランジスタTFT3に会数の薄膜トランジスタTFT3にかける。では数し、この複数になれて神膜数数を投資し、この複数になれてもないのではないできる。できるにくくすることができる。

電膜は1に接続された第3導電膜は3とで構成さ れている。ソース電極SD1の第2導電膜d2は、 第1導電膜d1のクロム膜がストレスの増大から 厚く形成できず、i型半導体層ASの段差形状を 乗り越えられないので、この主型半導体層ASを 乗り越えるために構成されている。つまり、第2 導電膜 d 2 は、厚く形成することでステップカバ レッジを向上している。第2導電膜d2は、厚く 形成できるので、ソース電極SD1の抵抗値(ド レイン電極SD2や映像信号線DLについても同 様)の低減に大きく寄与している。第3導電膜d 3は、第2導電膜 d 2のi型半導体層ASに起因 する段差形状を乗り越えることができないので、 第2導電膜 d 2 のサイズを小さくすることで露出 する第1導電膜d1に接続するように構成されて いる。第1導電膜 d 1 と第3導電膜 d 3 とは、接 着性が良好であるばかりか、両者間の接続部の段 差形状が小さいので、確実に接続することができ

# 《画楽電極ⅠT○Ⅰ》

また、前記画素の分割された透明画素電極E1 ~E3のそれぞれを実質的に同一面積で構成する ことにより、透明画素電極E1~E3のそれぞれ と共通透明画素電極ITO2とで構成されるそれ ぞれの液晶容量(Cpix)を均一にすることがで きる。

# 《保護膜PSV1》

薄膜トランジスタTFTおよび透明面素電極 ITO 1 上には、保護膜PSV1が設けられている。保護膜PSV1は、主に、薄膜トランジスタTFTを湿気等から保護するために形成されており、透明性が高くしかも耐湿性の良いものを使用する。保護膜PSV1は、たとえば、プラズマCVDで形成した酸化珪素膜や窒化珪素膜で形成されており、8000[人]程度の膜厚で形成する。

# 《遮光膜BM》

上部基板 S U B 2 例には、外部光(第 2 B 図では上方からの光)がチャネル形成領域として使用される i 型半導体層 A S に入射されないように、遮蔽膜 B M が設けられ、第 6 図のハッチングに示

なお、パックライトをSUB2側に取り付け、

のみを描いたもので、R, G, Bの各フィルターはそれぞれ、45°、 135°、クロスのハッチを施してある)。カラーフィルタFILは第6図に示すように画素電極ITO1(E1~E3)の全てを覆うように大き目に形成され、遮光膜BMはカラーフィルタFILおよび画素電極ITO1の周縁部より内側に形成されている。

カラーフィルタドILは、次のように形成することができる。まず、上部透明ガラス基板SUB2の表面に染色基材を形成し、フォトリングラフィ技術で赤色フィルタ形成領域以外の染色基材を除去する。この後、染色基材を赤色染料で染め、固着処理を施し、赤色フィルタ Rを形成する。次に、同様な工程を施すことによって、緑色フィルタG、青色フィルタBを順次形成する。

# 《保護膜PSV2》

保護膜PSV2は、前記カラーフィルタFILを異なる色に染め分けた染料が被品LCに漏れることを防止するために設けられている。保護膜P

S U B 1 を観察側 (外部舞出側) とすることもできる。

### 《共通電極 I T O 2 ≫

共通透明 画素電極 I T O 2 は、下部透明 ガラス 基板 S U B 1 側に 画素 毎に 設けられた 透明 画素 電極 I T O 1 に対向し、 被 晶の 光学的 な 状態 は 各画 兼電極 I T O 1 と共通電極 I T O 2 間の電位差 (電界)に 広答して変化する。この共通透明 画素 電極 I T O 2 には、コモン電圧 V coa が印加されるように 構成されている。コモン電圧 V coa は、 映像信号線 D L に 印加される ロウレベルの 駆動電圧 V d max と の 中間電位である。

### 《カラーフィルタFIL》

カラーフィルタFILは、アクリル樹脂等の樹脂材料で形成される染色基材に染料を着色して構成されている。カラーフィルタFILは、画素に対向する位置に各画素毎にドット状に形成され(第7回)、染め分けられている(第7回は第3回の第3導電膜層43とカラーフィルタ層FIL

S V 2 は、たとえば、アクリル樹脂、エポキシ樹脂等の透明樹脂材料で形成されている。

# 【 画 表 配 列 ♪

前記液晶表示部の各画素は、第3図および第7 図に示すように、走査信号線GLが延在する方向 と同一列方向に複数配置され、画素列X1, X2, X3,X4,…のそれぞれを構成している。各画素 列 X 1 , X 2 , X 3 , X 4 , … のそれぞれの画素は、 **薄膜トランジスタTFT1~TFT3および渡明** 画素電極E1~E3の配置位置を同一に構成して いる。つまり、奇数菌素列X1,X3,…のそれぞ れの画素は、薄膜トランジスタTFT1~TFT 3の配置位置を左側、透明画素電極 E 1 ~ E 3の 配置位置を右側に構成している。奇数菌素列 X 1, X3,…のそれぞれの行方向の関りの偶数画素列 X 2, X 4, … のそれぞれの画素は、奇数画素列X 1,X3,…のそれぞれの画来を前記映像信号線D Lの延在方向を基準にして線対称でひっくり返し た西来で構成されている。すなわち、画素列X2。 X4,…のそれぞれの画素は、薄膜トランジスタ

その結果、第7図に示すように、前段の商素列 Xの所定色フィルタが形成された商素(たとえば、 商素列X。の赤色フィルタRが形成された商素) と次段の商素列Xの同一色フィルタが形成された 商素(たとえば、商素列X4の赤色フィルタRが 形成された商素)とが 1.5 商素間隔 ( 1.5 ピッチ) 離隔され、また、RGBのカラーフィルタFIL は三角形配置となる。カラーフィルタFILのR

# 《付加容量 Caddの構造》

透明 西来電優E1~E3のそれぞれは、薄膜トランジスタTFTと接続される端部と反対側の端部において、関りの走査信号線GLと重なった。 は、第2C図からも明らかなように、透明を登し、第2C図からも明らかなように、透りして形成の明正をである。 は、第2C図がある。この電極PL1とするのでは、では、第2C図がある。 は、第2C図がある。 は、第2C図がある。 は、第2C図がある。 を一方の電極PL1とする。 は、第3子Caddの講像としてもないる。 ・ 本種膜のに使用される。 ・ を無膜GIと同一層で構成されている。

保持容量 C add は、第4 関からも明らかなように、ゲート線 G L の 1 層目 g 1 の幅を広げた部分に形成されている。なお、ドレイン線 D L と交差

G B の三角形配置構造は、各色の混色を良くする ことができるので、カラー画像の解像度を向上す ることができる。

また、映像信号線 D L は、各画素列 X 間において、半画素間隔分しか列方向に延在しないので、隣接する映像信号線 D L と交差しなくなる。したがって、映像信号線 D L の 引き回しをなくしその 占有面積を低減することができ、また映像信号線 D L の 迂回をなくし多層配線構造を廃止することができる。

### 《表示パネル全体等価回路》

この被晶表示部装置の等価回路を第8回に示す。
XiG, Xi+1G, …は、緑色フィルタGが形成される面素に接続された映像信号線DLである。
XiB, Xi+1B, …は、青色フィルタBが形成される画素に接続された映像信号線DLである。
Xi+1R, Xi+2R, …は、赤色フィルタRが形成される画素に接続された映像信号線DLである。
Xi+1R, Xi+2R, …は、赤色フィルタRが形成される画素に接続された映像信号線DLである。これらの映像信号線DLは、映像信号駆動回路で選択される。
Yiは第3回および第7回に

する部分の層 g 1 はドレイン線との短絡の確率を 小さくするため細くされている。

保持容量素子 Cadd を構成するために重ね合わされる透明 画素電極 E 1 ~ E 3 のそれぞれと容量電価線(g 1)との間の一部には、前記ソース電極 S D 1 と同様に、段差形状を乗り越える際に透明 画素電極 I T O 1 が断線しないように、第1 導電 域が設けられている。この島領域は、透明画素電極 I T O 1 の面積(関ロ率)を低下しないように、できる限り小さく構成する。

# 《付加容量Caddの等価回路とその動作》

第2A図に示される画素の等価回路を第9図に示す。第9図において、Cgsは溶膜トランジスタエFTのゲート電価GTおよびソース電価SD1間に形成される寄生容量である。寄生容量Cgsの誘電体膜は絶縁膜GIである。Cpix は透明画素電価ITO1(PIX)および共通透明画素電価ITO2(COM)間で形成される液晶容量である。校晶容量Cpix の誘電体膜は液品LC、保護膜P

S V 1 および配向膜 O R I 1 , O R I 2 である。 V lcは中点電价である。

前記保持容量素子 Cadd は、TFTがスイッチングするとき、中点電位(両兼電極電位) Vicに対するゲート電位変化 Δ V g の影響を低減するように働く。この様子を式で表すと

Δ V 1c = (Cgs/(Cgs+Cadd+Cpix)) × Δ Vg となる。ここでΔ V 1cは Δ Vg による中点電位の 変化分を表わす。この変化分Δ V 1cは液晶に加わ る直流成分の原因となるが、保持容量 C add を大 きくすればする程その値を小さくすることができ る。また、保持容量 C add は放電時間を長くする 作用もあり、TFTがオフ した後の映像情報を長 く蓄積する。液晶LCに印加される直流成分の低 減は、液晶LCの寿命を向上し、液晶表示画面の 切り替入時に前の画像が残る所謂焼き付きを低減 することができる。

前述したように、ゲート電極GTは半導体層ASを完全に覆うよう大きくされている分、ソース・ドレイン電板SD.1、SD2とのオーバラップ面

最終段の容量電極線G L は、共通透明画素電極 I T O 2 に簡単に接続することができる。

または、第8図の点線で示すように、最終段 (初段)の容量電極線GLを初段(最終段)の走 査信号線GLに接続しても良い。なお、この接続 は被晶表示部内の内部配線或は外部引出配線によ って行うことができる。

# 《付加容量Cadd走査信号による直流分相段》

この被晶表示装置は、先に本願出願人によって出願された特願昭62~95125号に記載される直流相殺方式(D C キャンセル方式)に基づき、第10回(タイムチャート)に示すように、走査信号は B L C に加わる直流成分を低減することにができる。第10回において、 V i は任意の走査信号に る。第10回において、 V i は任意の決 段の走査信号は G L の駆動電圧である。 V e e は 走 査信号は G L に印加されるロウレベルの駆動電圧 V d min 、 V d d は 走 査信号線 G L に印加されるロウレベルの駆動電圧 V d min 、 V d d は 走 査信号線 G L に 印加されるハイレベルの駆動電圧 V d mex である。 各時刻 t = t 1~t t 1~t t 1

積が増え、したがって寄生容量 Cgsが大きくなり中点電位 V1cはゲート(走査)信号 Vg の影響を受け易くなるという逆効果が生じる。しかし、保持容量 Cadd を設けることによりこのデメリットも解消することができる。

前記保持容量素子 Cadd の保持容量は、画素の 書込特性から、被晶容量 Cpix に対して 4 ~ 8 倍 (4・Cpix < Cadd < 8・Cpix)、重ね合せ容量 Cgs に対して 8 ~ 32倍(8・Cgs < Cadd <32・Cgs) 程度の値に設定する。

### 《付加容量 Cadd 鼠極線の結線方法》

容量電極線としてのみ使用される最終段の走査信号線GL(または初段の走査信号線GL)は、 第8図に示すように、共通透明画業電極(Vcom) ITO2に接続する。共通透明画業電極ITO2 は、第2B図に示すように、被品表示装置の周録 部において銀ペースト材SLによって外部引出配線に接続されている。しかも、この外部引出配線の一部の導電層(glおよびg2)は走査信号線GLと同一製造工程で構成されている。この結果、

における中点電位 V 1c (第 9 図参照) の電圧変化分 Δ V<sub>1</sub>~ Δ V<sub>4</sub>は次のようになる。

 $\Delta V_1 = -(Cgs/C) \cdot V_2$ 

 $\Delta V_{z} = + (Cgs/C) \cdot (V1 + V2)$ 

- (Cadd/C)·V2

 $\Delta V_{s} = -(Cgs/C) \cdot V 1$ 

+ (Cadd/C)·(V1+V2)

 $\Delta V_{\bullet} = -(Cadd/C) \cdot V 1$ 

だだし、画素の合計の容量: C = Cgs + Cpix + Cadd

ここで、走査信号線GLに印加される駆動電圧が充分であれば(下記【注】参照)、被品LCに加わる直流電圧は、

 $\Delta$  V  $_{\bullet}$  +  $\Delta$  V  $_{\bullet}$  = (Cadd·V  $_{\bullet}$  - Cgs·V  $_{\bullet}$  ) / C となるので、Cadd·V  $_{\bullet}$  = Cgs·V  $_{\bullet}$  とすると、 被品LCに加わる直流電圧は  $_{\bullet}$  になる。

【注】時刻t、、t。で走査線Viの変化分が中点電位Vlcに影響を及ぼすが、t。~t。の期間に中点電位Vlcは信号線Xiを通じて映像信号電位と同じ電位にされる(映像信号の十分な套き込み)。

被晶にかかる電位はTFTがオフした直後の電位でほぼ決定される(TFTオフ期間がオン期間がオン期間がオン期間がカン期間がカンカーの出版分の計算は、期間 ti~tiはほぼ無視でき、TFTがオフ直後の電位、即ち時刻 ti、tiにおける過波時の影響を考えれば良い。なお、映像信号Viはフレーム毎、あるいはライン毎に個性が反転し、映像信号そのものによる直流分は零とされている。

つまり、直流相殺方式は、重ね合せ容量Cgsによる中点電位Vlcの引き込みによる低下分を、保持容量素子Cadd および次段の走査信号線GL (容量電極線)に印加される駆動電圧によって押し上げ、被晶LCに加わる直流成分を極めて小さくすることができる。この結果、液晶表示装置は被晶LCの寿命を向上することができる。勿論、遮光効果を上げるためにゲートGTを大きくした場合、それに伴って保持容量Cadd の値を大きくすれば良い。

第1A図はこの発明に係る液晶表示装置の液晶

つぎに、第1A図、第1B図に示した液晶表示 装置の製造方法について説明する。まず、

7059ガラス (商品名) からなる下部透明ガラ ス基板SUB1上に膜厚が 300~1200[A]たとえ ば1200[4]の非晶質のITO膜d11をスパッタ リングにより設ける。つぎに、プラズマCVD数 置に水素ガス、ホスフィンガスを導入して、膜厚 が 400[A]の非晶質のN・型シリコン膜d01を 設ける。つぎに、写真蝕刻技術により透明商素電 極ITO1、ドレイン配線DL、ドレイン端子 (図示せず)、ソース電極SD1、ドレイン電極 SD2形成用のレジストパターンを形成したのち、 ドライエッチングガスとしてSF。、CCL。を 使用して N \* 型シリコン膜 d O 1 を選択的にエッ チングし、さらにエッチング被として塩酸と硝酸 との混散を使用してITO膜 d 11を選択的にエ ッチングする。つぎに、レジストを除去したのち、 プラズマCVD装置にシランガス、水素ガスを導 入して、膜厚が 400~3000[人]の非晶質のi型シ リコン膜を設けて、i型半導体層AS1を被晶表

表示部の一部を示す平面図、第1B図は第1A図のIB-IB図である。この被晶表示装置においては、i型半導体層AS1および絶縁膜GIが液晶表示部の全面に設けられており、透明面楽電極ITO1とで保持容量素子 Cadd を構成すべき電極PL11が隣の走査信号線GLから突出して設けられている。

示部の全面に形成したのち、プラズマCVD装置 にアンモニアガス、シランガス、窒素ガスを導入 して、膜厚が3500[人]の窒化シリコン膜を設けて、 絶縁膜GIを被晶表示部の全面に形成する。 つぎ に、膜厚が1000~2500[A]たとえば2500[A]のア ルミニウムーパラジウム、アルミニウムーシリコ ン、アルミニウムーシリコンーチタン、アルミニ ウムーシリコンー銅等からなる導電膜g11をス パッタリングにより設ける。つぎに、エッチング 放としてリン酸と硝酸と酢酸との混酸を使用した 写真頗刻技術で導電膜d11を選択的にエッチン グすることにより、走査信号線GL、ゲート端子 (図示せず)、電極PL11を形成する。つぎに、 プラズマCVD装置にアンモニアガス、シランガ ス、窒素ガスを導入して、膜厚が1[μm]の窒化シ リコン膜を設ける。つぎに、ドライエッチングガ スとしてSF。を使用した写真蝕刻技術で窒化シ リコン膜を選択的にエッチングすることによって、 保護膜(図示せず)を形成し、ゲート端子、ドレ イン端子を露出させる。

以上、本発明者によってなされた発明を、前記 実施例に基づき具体的に説明したが、この発明は、 前記実施例に限定されるものではなく、その要旨 を逸脱しない範囲において種々変更可能であるこ とは勿論である。

たとえば、上述実施例においては、 i 型半導体 層AS1および絶縁膜GIを液晶表示部の全面に 設けたが、少なくともソース電極部、ドレイン電 極部のi型半導体層AS1、絶縁膜GIの幅を走 査信号線GLの幅よりも大きくすればよい。

# 【発明の効果】

以上説明したように、この発明に係る液晶表示 装置においては、少なくともソース電極部、ドレ イン電極部のi型半導体層の幅を走査信号線の幅 よりも大きくししているから、走査信号線、ゲー ト電極のエッジからの表面リーク電流が生ずるこ とはなく、走査信号線、ゲート電極とソース電極、 ドレイン電極とが短絡することはないので、線欠 陥、点欠陥になることはない。

また、この発明に係る液晶表示装置においては、

画素電極とで保持容量素子を構成すべき電極を設 けているから、ゲート電極とソース電極とで重ね 合せ容量が形成されたとしても、液晶に直流成分 が加わることがないので、黒しみ、黒むら不良が 発生することがない。

このように、この発明の効果は顕著である。

# 4. 図面の簡単な説明

第1A図はこの発明に係る液晶表示装置の液晶 表示部の一部を示す平面図、第1B図は第1A図 のIB-IB図、第2A図はこの発明が適用され るアクティブ・マトリックス方式のカラー被晶表 示装置の液晶表示部の一画素を示す要部平面図、 第2日図は第2日図の11日-11日切断線で切った 部分とシール部周辺部の断面図、第20図は第2 A図のIIC-IIC切断線における断面図、第3図 は第2A図に示す画素を複数配置した液晶表示部 の要部平面図、第4図~第6図は第2A図に示す 画素の所定の層のみを描いた平面図、第7図は第 3 図に示す画楽電極層とカラーフィルタ層のみを 描いたとを重ね合せた状態における要部平面図、

第8図はアクティブ・マトリックス方式のカラー 液晶表示装置の液晶表示部を示す等価回路図、第 9 図は第2A図に記載される画素の等価回路図、 第10図は直流相殺方式による走査信号線の駆動 電圧を示すタイムチャート、第11回は従来のア クティブ・マトリクス方式の液晶表示装置の液晶 表示部の一部を示す平面図、第12図は第11図 のA-A切断線における断面図、第13図は第 11回のB-B切断線における断面図である。

- SUB…透明ガラス基板
- G L ··· 走查信号線
- D L … 映像信号線
- G I ··· 純綠膜
- G T … ゲート電板
- AS… i型半導体層
- SD…ソース電極またはドレイン電極
- PSV…保護膜
- BM…准光随
- L C … 被晶
- TFT… 薄膜トランジスタ

ITO…透明画素電極

g. d…適價的


Cadd…保持容量素子

Cgs…重ね合せ容量

Cpix…被品容量

代理人 弁理士 小 川






ITO1--- 透明画素電極 SD1---- ソース電極 GL---- 走査信号線 DL---- 映像信号線 SD2--- ドルイン電極


PLII--- 電極


# 第 I B 図 PLII GL Cadd PLII GI ASI d OI d II SUB I

IOT




第28図






 $\boxtimes$ ပ 紙




第5図




. - 302 -


第6図





第7図





第8図











			the transfer of the second sec			· · · · · · · · · · · · · · · · · · ·				
	<i>-</i>							•		
	*		***					•	4)	
		* ***	The state of the s						9 1	-56
				- · · · ·	_ * * * *			*		
				.38						
e. P			4 12							
1* .r										
				*						
i.										
×		\$		· ·	5 D					
<b>A</b>										
										,
ř				* <b></b>	A			,		
		· ·								
				*	***					
1400 1	. :.									
		-1			- wile		*			
,					*					
<b>3</b>										
4					•		* •			
				•						
	,									
ð, i			**							
		•						*		
v,s H										
		100			- 1					
Ç										,
				*						
Š.										
•								**		3
			20 (Ý)							14
<b>A</b>										N
			· **							-60
•										
					1.2					
70										
<b>.</b>					10. V				A THE PROPERTY AND ADMINISTRATION OF THE PARTY AND ADMINISTRAT	
						*				18
1	**								1 7	
	Q				A			¥		4
		· · · · · · · · · · · · · · · · · · ·	* * *							
		*		· · · · · · · · · · · · · · · · · · ·	**************************************					2
						**	A			
		¥-:	* *		TO THE REAL PROPERTY.		1			